IC 佈局工程師

1.Layout設計與實作。根據電路圖（schematic）進行analog/mixed-signal或digital layout佈局設計。執行模組層級（block-level）與頂層（top-level）layout整合。負責元件placement、routing、floorplan與metal layer規劃。
2.DRC/LVS檢查與修正。使用EDA工具執行設計規範檢查（DRC, LVS）修正版圖與設計間的不一致，確保layout正確無誤。執行ERC（Electrical Rule Check）、ANT（Antenna Check）等檢查。
3.協同工作與設計優化。與電路設計工程師合作進行版圖最佳化（例如降低parasitics、改善matching）。針對layout提出建議以達到功耗、面積與性能的最佳平衡。
4.製程與封裝考量。根據製程規範（Design Rule）進行設計，考量DFM（Design for Manufacturability）與封裝需求。了解不同foundry的PDK（Process Design Kit）限制與應用。

• 職務類別：工程／研發／生技 / IC佈局工程師
• 職務性質：全職
• 工作地點：新竹市新竹市
• 工作時間：日班
• 工作經驗：2年以上
• 學歷要求：大學
• 薪資：依學經歷、證照核薪(每月經常性薪資達4萬元以上)
• 需求人數：1
• 應徵截止：2026-11-30

資料來源：勞動部勞動力發展署「台灣就業通」（政府資料開放授權條款第1版）