DV 工程師(PD0130)【非誠勿擾】

* 測試開發：依 spec 與 verification plan，以 SystemVerilog 撰寫並執行 test case，驗證 USB controller、sensor interface、ISP、encoder 與周邊模組功能。
* Regression 與 Debug：每日執行 regression，用 Verdi 追波形定位問題，整理重現步驟回報設計端並追蹤至結案。
* 驗證環境維護：在資深工程師指導下擴充 UVM testbench，撰寫 sequence、checker 與 assertion。
* Coverage 收斂：分析 functional / code coverage，補寫測試以提升覆蓋率。
* AI 協作與自動化：以 Claude 等 AI 工具搭配 Python / Perl，加速測試項目草稿、程式撰寫與 log 分析，並負責 review 與驗證 AI 產出的正確性。
* 文件與跨團隊協作：維護驗證文件，與 design、firmware、validation 團隊釐清規格疑義，逐步建立 SoC 系統觀。

• 職務類別：工程／研發／生技 / 硬體研發工程師
• 職務性質：全職
• 工作地點：新竹市新竹市
• 工作時間：日班
• 工作經驗：無
• 學歷要求：碩士
• 薪資：依學經歷、證照核薪(每月經常性薪資達4萬元以上)
• 需求人數：1
• 應徵截止：2026-12-31

資料來源：勞動部勞動力發展署「台灣就業通」（政府資料開放授權條款第1版）